This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

LAMINATED SEMICONDUCTOR SUBSTRATE

Patent Number:

JP3036717

Publication date:

1991-02-18

Inventor(s):

OKUDA KOJI

Applicant(s):

FUJITSU LTD

Requested Patent:

JP3036717

Application Number: JP19890172168 19890703

Priority Number(s):

IPC Classification:

H01L21/20; C30B29/40; C30B29/68; H01L29/203

EC Classification:

Equivalents:

Abstract '

PURPOSE:To obtain a semiconductor substrate which is provided with a rejection formation layer with less defect density by forming a buffer layer structure which is superb in dislocation propagation rejection function.

CONSTITUTION: When forming a laminated type semiconductor substrate in a structure where a compound semiconductor single crystal such as GaAs is subjected to epitaxial growth on an Si substrate, stress caused by lattice mismatching was eliminated by generating misfit dislocation on a single crystal Si substrate 1, namely a fully thick InGaAs layer 2 which is sufficient for generating misfit dislocation is provided, a GaAs layer 3 which is doped with Zn is provided on it in a thickness so that no stress generated by misfit dislocation is eliminated, an InGaAs layer 4 is provided on it in a thickness so that no stress caused by misfit dislocation is eliminated, and then a target layer GaAs layer 5 is provided on it, thus enabling motion speed of a dislocation 7 being extended to the GaAs layer 3 to be large, frequently forming a loop in combination with other dislocations of the same type, and limiting dislocation density within the GaAs layer 5 which is the element formation layer. Zn which is doped to the GaAs layer 3 promotes move of dislocation.

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁(JP)

(1) 特許出願公開

@公開特許公報(A)

平3-36717

Dint. Cl. 5

識別記号

庁内整理番号

③公開 平成3年(1991)2月18日

21/20 29/40 29/68 H 01 L C 30 B

7739-5F 7158-4G

H 01 L

7158—4G

29/203

(全6頁) 請求項の数 1 審査請求 未請求

❷発明の名称

積層型半導体基板

頭 平1-172168 ②特

平1(1989)7月3日 @出 頤

明 者 @発

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

宫士通株式会社: 頭 人 包出

神奈川県川崎市中原区上小田中1015番地

弁理士 井桁 貞一 理人 倒代

特許請求の範囲

単結構S1基板上に、

SIより格子定数が大である第1の化合物半端 体の第1の層が、ミスフィット転位の発生する厚 さより大なる厚さに結晶軸を合わせて堆積形成さ

前記第1の第上に、第1の半退体に格子定数が 近似する錦2の化合物半導体であって2mかドー プされた半導体階が、ミスフィット転位の発生す るほさより小なるほさに钻品軸を合わせて堆積形 成され、

前記第2の化合物半導体層上に、前記第1の化 合物半導体の第2の層がミスフィット転位の発生 する厚さより小なる厚さに結晶軸を合わせて推積 形成され、

前記集2の帰上に前記第2の化合物半導体層が

結晶軸を合わせて堆積形成されていることを特徴 とする積層型半導件基収。

3 発明の詳細な説明

型) (概

本発明はSi葢板上にGaAsの如き化合物半 選体単結晶をエピタキシャル収長させた視逸の積 展型半導体基板に関わり、。

基紙とエピタキシャル成長房の昇面に発生する。 ミスフィット転位の伝播を抑制する効果がより便 *れたものである根暦型パッファ構造を提供するこ とを目的とし、

上記例の如くエピタキシャル成長層がGaAs である場合、

単結晶S1番仮上に、格子不整合に配因する応 力をミスフィット転位の発生によって解摘させた inGaAs吹いはGaAsP層を設け、

その上にミスフィット転位の発生による応力解 消のない厚さにGaAs眉を設け、

またその上にミスフィット転位の発生による応

力解消のないなさにしゅGaAs吸いはGaAs P雁を扱け、

更にその上に目的限であるC a A s 層を投けた 構成とする。

(産業上の利用分野)

本発明はSI基板上にGaAsの如き化合物学 導体単結晶をエピタキシャル成長させた構造の積 層型半導体基板に関わり、特に応力層を介在させ でミスフィット転位の伝播を抑制した積層型半導 体基板に関わる。

近年、電子的特性がSIより優れたGaAs巻版に素子を組み込んで扱植回路を形成することが行われるようになった。その場合、GaAs基版は全体がGaAsであるものよりも、支持体部分はSIで黒子形成隣のみGaAsであるものの方が、関係が大であり、経済性も勝っていることから、単結晶SI基版にGaAs屬をエピタキットル成長させた集積回路用基板が有望であると気管されている。

As 暦をパッファ間として介在させるものがある。 岡図の21はSI基板、23は例えば 450でで成長させた低温 Ga As 層、22は600~700 でで成長させた Ga As 層である。

また、第4図(4)ではパッファ間として組成を CaPからGaAsに連続的に変化させた傾斜組 成(グレーデッド) 用24を用いている。即ち、SI基 板21に接する部分はGaPの組成でエピタキシャ ル成長を開始し、次第にAs成分を増して最終的 にはGaAsとしたパッファ層を形成し、その上 にCaAs間22を成長させている。

これらの処理は最終成長層であるG a A s 層の 欠陥低減にはかなりの効果を有するものの、転位 の伝播を阻止するという点では十分とは含い難い ものである。

第4図(C)はSI基版21と目的とするCaAs層 22の間にCaAsPとCaPから成る超格子層25 およびCaAs/CaAsPの超格子層26を介在 させたものである。これ等の超格子は歪超格子と 呼ばれ、紫子形成層中 転位密度を減少させるの

ところが51に比べGaAsは精子定数が約4 %大であるため、こ ような構成の集積回路基板 を適常の気相成長法などで形成しようとすると、 SIとGaAsの格子不整合に起因する転位(3 スフィット転位)が発生し、転位線が成長層中に 伝信することが起こる。成長層の転位密度が大で あると形成された素子の特性に悪影響が及ぶので、 このような転位の伝摘は極力阻止しなければなら ない。

(従来の技術と発明が解決しようとする課題)

ヘテロ・エピタキシャル界面に生ずるミスフィット転位を成長層に伝播させないためには、間に パッファ層を介在させることが行われている。 パッファ層を設けることの直接の目的は必ずしも転位伝播の抑制とは限らないが、 結果的に素子形成層の結晶欠陥を減少させる効果を示すこともあり、 どのようなパッファ 層が有効かということで、 従来様々な構造や処理が提案されている。

例えば、第4図向の如く、低温で成長したG a

に有効であるが、構造が複雑であり、層形成のた めに積密な制御が製求される。

本発明の目的は、簡単な構成で転位伝播関止機能の優れたパッファ 層構造を提供することであり、 欠陥密度の低い素子形成層を備えた半導体基板を 提供することである。

(課題を解決するための手段)

上記目的を達成するため、本発明の損隔型半導体益板は

単結晶SI参坂上に、

S1より格子定数が大である第1の化合物半課体の第1の類が、ミスフィット転位の発生する厚さより大なる厚さに結晶軸を合わせて堆積形成され、

前記第1の階上に、第1の半導体に格子定数が 近似する第2の化合物半導体であって Znがドー プされた半導体階が、ミスフィット転位の発生す る厚さより小なる厚さに結晶軸を合わせて堆積形 成され、 耐記第2の化合物半調体源上に、前記第1の化合物半導体の第2の層がミスフィット転位の発生する厚さより小なる厚さに結晶値を合わせて堆積形成され、

前記第2の属上に前記第2の化合物半導体層が 結晶軸を合わせて埋積形成された積成となってい る。

(作用)

ミスフィット転位は、格子定数の差が大である ほど多く発生するのは当然であるが、同時に、成 長層の厚みが大となることによっても発生する。 これは、成長筒の原子磨数が小である間は歪応力 を内包した陽が成長するが、嘴厚が増し、応力の 累積値が大となると転位が発生して応力を解放するからである。

また、転位はそれを内包する結晶空間の熱エネルギャ応力によって移動し、転位どうしが結合して消滅したり、ループを形成することが起こる。 そうなると転位はそれ以後の成長層には伝播しな

は同図向に書き込まれたようにミスフィット転位 6が生じている。転位の発生によって応力は解放 されているため、同図心に描かれる如く、基板 1 と第1の暦2には、暦2の上部を除いて応力は内 在しない。

図中のミスフィット転位6は刃状転位の如く権かれているが、螺旋転位成分を持つ転位7は痛成 長方向に延在し、2nドープGsAs層3にまで 伝播している。

隔2の上にエピタキシャル成長された2aFープ G a A s 隔3は、浮みを制限されたものであるため i n G a A s 隔2との格子定数をによている。の発生は無く、応力を内包して形成されている。の発生は無く、応力を内包して形成されている。定数はG a A s のそれより若干大であるから、対策は G a A s 同図(ロ)のように現れる。该図面であり、左側が引張りに対する応力であり、左側が圧縮に対する応力である。

GaAs用3の上には、やはりミスフィット転

いから、応力場の存在によっても転位の伝播が野 騒されることになる。

更に、応力場による転位の移動に於いて、その 結晶にドープする不統物の複類によって転位の動 き易さが変化すること、例えばGaAsに2nを ドープすれば転位が動き易くなることも知られて いる。

第1回は、後出の第1の実施例の構造における作用を説明する図で、同図(a)は指原構造を示す断面視式図、同図の及び(c)は各層の指子定数と応力を示す線図である。以下、これ等の図面を参照して本発明の作用を説明する。同図(a)の1はSi 基級、2は第1の1n G a A s 層、3は2nがドープされたG a A s 層、4は第2の1n G a A s 層、5は素子形成層のG a A s 層である。2つの1n G a A s 層は実施例では窓図的に異ならせているが、ここでは同じとする。

各層の格子定数は第1図以に示されるように分布しており、SI基板 I と I n G s A s 層 2 の間の格子定数の扱が大きいことから、両者の界面に

位を生じない厚さに第2の『n G a A s 層 4 が 数 けられ、図にの如き応力分布を示している。 G a A s 層 3 はその上下を格子定数の大きい!n G a A s 層で決まれているため、強い引張り力を受け てそれに対する応力を内包している。

このような状況では、GaAs層3に選在する 転位7の運動速度は大となり、四種の他の転位と 結合してループを形成することが多くなる。使っ で第2の『nGsAs層4まで延在する転位は極 めて僅かとなり、更に該『nGaAs層でもルー プが形成されると常子形成層であるGaAs中の 転位密度は更に低減されることになる。GaAs 層3にドープされた2nは、上述の如く転位の移 動を促進するものである。

(実施例)

第2回は本発明の第1の実施例の構造を示す断 面積式関である。以下、該回面を参照しなから優 明する。

: SI基板11上にてnがドープされたIngGa,

该隔12の厚さは略20 amであり、ミスフィット 転位が発生するのに十分な厚さであるから、転位 の発生によって応力は解放された状態となってい

その上に2nがドープされたGaAs 層冷が略 4 0 nmの厚さに 限和形成されている。 体層と下地の I n G a A s 屑とは 第 4 図に示されるように格子定数の差は 東り大きくないので、 この厚さでも 3 スフィット 転位は 発生せず、 格子不整合に 基づく応力が G a A s 層には 引張り力が加わっている。

既に述べた如く、転位の移動を途やかならしめるためである。ドープ気は10 **~10 **cs-**程度が適当である。また、第12及び第14に2nがドープされているのも転位伝播仰止の効果を高めるためであるが、これ等の第への2nドープは本発明の不可欠の要素ではない。

以上の構成のパッファ関の上に目的層である CaAs層15がエピタキシャル形成されている。 該層はCaAs架積回路の素子形成質取いは素子 分離用の半絶縁層となるものであるから、夫々の 使用目的に合わせた厚さであり、不純物がドープ されたものである。

第3回は本発明の第2の実施例の構造を示す断 関模式図である。以下、該図面を参照しながら説明する。

型にそ 上には2nがドープされた「n,Ga。
-,Aa(0.01≤y≤0.15)層14が堆積形成されている。
この第2の1nGaAsの格子定数も下地GaA
sの格子定数より大であるから、GaAs層13には、その上の1nGaAs層14によっても引張りに対する応力が生じる。ここで第2の1nGaA
a周14の厚さは略80nmであるが、2つの1nG
aAs層の組成と厚さが異なっているのはGaA
s層に生じる応力を大とするためであり、第2の1nGaAs層は格子定数差が小で転位が生じ難いことから、その厚さを大とすることでGaA
s篇の応力を増大させているのである。

このようにして、G a A s 層 13が内包する応力は十分に大きいものとなっているので、下地である l n G a A s 層 12から伝播した転位は稼 G a A s 層内で速やかに移動し、結合してループを形成したり或いは消失することになる。 そのため、上部の l n G a A s 層 14に伝播する転位数は復少となる。

GaAs暦13に2mがドープされているのは、

A s 層は上記実施例とは反対に圧縮力を受け、それに対する応力を内包するものとなっている。

パッファ領域を形成する各層の組成は次の通りで、S1 基板上に堆積された第1 のG a A a \dots P a $(0.005 \le x \le 0.05) 用 <math>16$ は2 n F -T されたもの、G a A x = 17 は上記実施例のG a A = 17 は上記実施例のG a A = 17 は上記実施例のG a A = 17 なん。A = 17 なん。A = 17 = 17 である。

また、これら各層の厚さは上記実施例に類似したものでよいが、層16はミスフィット転位が発生する程度に十分厚く、層17及び層18はミスフィット転位が発生しない範囲で十分な内部応力を生じる程度に厚く形成することが、本発明を効果あるものとするために要求される事項である。

(発明の効果)

以上説明したように、本発明に飲けるバッファ 周標道は転位の伝播抑止に有効であり、目的層で あるGaAs層の欠陥密度は大幅に低減されたも のとなるので、本発明の半導体系板を使用することにより、特性のより優れた CaAs 集積回路が 実現することになる。

4 図版の簡単な説明

第1図は本発明の作用を説明する図、 第2図は第1の実施例の構造を示す模式図、 第3図は第2の実施例の構造を示す模式図、 第4図は従来のバッファ頂構造を示す模式図 であって、

図に於いて、

1 は5 1 落板、

2 は新1のInGaAs用、

3 はてnFープGaAs畑、

4 は無2のInGaAs所に

5はGaAs指、

6.7 は転位、


11世 S: 1 藝板、


12は第1の1nGaAs磨、

13は3 g ドーブG a A s 西、

14は第2の1nGaAs層、
15はGaAs層、
16は第1のGaAsP層、
17はGaAs層、
18は第2のGaAsP層、
21はSi基板、
22はGaAs層、
23は低温成長GaAs層、
24は何斜切成のGaAsP層
25はGaAsP/GaP超格子層、
26はGaAs/GaAsP超格子層、

代理人 弁理士 井桁 真一 行河里






本発明の作用を説明する図 1986 1 ESS

15 G :	A s W
	Asia (Zn)
13 ZaV - 1	
	aAs il (Zn)
Пг	1 基板

第1の実施例の構造を示す模式図 918 2 BSJ

	15 G . A . M
	18 GAASP 10 (Za)
	12 Za V - 7 Ga Asis
	15 GaAaP M (Za)
	11 SIM

第2の実施例の構造を示す模式図 998 8 ISB



従来のパッファ 間樹 竜を示す模式図 1984 4 1920